• /  15
  • 下載費用: 14.9積分  

基于FPGA和avr單片機的DDS信號發生器.doc

'基于FPGA和avr單片機的DDS信號發生器.doc'
?三相函數信號發生器設計報告摘要本文從DDS基本原理出發,利用FPGA來產生正弦波,可以實現頻率和相位的控制和調節。相對于現在的DDS芯片,FPGA更加的靈活和方便。同時,也是未來得發展方向。關鍵詞:信號發生器 FPGA DDS AVR 目錄摘要 I一、設計要求 1二、設計方案 1三、單元模塊設計 2四、系統軟件設計 4五、系統功能、指標參數 51、測試儀器 62、整機測試 6六、設計總結 6參考文獻 6附錄A 7附錄B 8一、設計要求 1.基本要求(1)制作完成一路正弦波信號輸出,頻率圍20Hz~20kHz;(2)具有頻率設置和頻率步進功能,頻率步進10Hz;(3)輸出信號頻率穩定度優于10-5,用示波器觀察時無明顯失真;(4)輸出電壓幅度:在10kΩ負載電阻上的電壓峰-峰值Vopp≥20V;(5)數字顯示正弦波的電壓有效值、頻率等,電壓有效值精度5%,頻率精度0.1%。2.發揮部分(1)將正弦波輸出信號擴展到三相輸出,波形無明顯失真,頻率可調圍擴展到1Hz~30kHz,頻率步進1Hz;(2)在上述信號頻率圍,任兩相間的相位差在0°~359°圍可任意預置,相位差步進1°;(3)在1Hz~30kHz頻率圍,增加矩形波輸出信號,頻率可任意預置,頻率步進2Hz,頻率精度0.05%;矩形波信號的占空比可以預置,占空比步進,當占空比為時,誤差≤±;(4)信號發生器能輸出載波頻率約為10kHz的調頻信號輸出,要求調制信號頻率在100Hz~1kHz頻率圍可變,用示波器觀察載波信號無明顯失真;二、設計方案方案一:用專用的DDS芯片ADI公司的AD9959,AD9959可以實現最多16電平的頻率、相位和幅度調制,還可以工作在線性調頻、調相或調幅模式。AD9959的應用圍包括相控陣列雷達/盧納系統、儀表、同步時鐘和RF信號源,并且有4路帶10位DAC的DDS通道,最高取樣頻率為500 MSPS,完全可以滿足題目要求。方案二:FPGA實現DDS技術,把DDS中的ROM改用SRAM,SRAM作為一個波形抽樣數據的公共存儲器,只要改變存儲波形信息的數據,就可以靈活地實現任意波形發生器。方案比較:方案一中使用到專用的DDS芯片,利用專門DDS芯片開發的信號源比較多,它們輸出頻率高、波形好、功能也較多,但它們的ROM里一般都只存有一種波形(正弦波),加上一些外圍電路也能產生少數幾種波形,但速度受到很大的限制,因此使用不是很靈活。用FPGA設計DDS電路比采用專用DDS芯片更為靈活。因為只要改變SRAM中的數據,就可以產生任意波形,因而具有相當大的靈活性。FPGA芯片還支持在線升級,將DDS設計嵌入到FPGA芯片所構成的系統中,并采用流水線技術,其系統成本并不會增加多少,而購買專用芯片的價格則是前者的很多倍。因此,采用FPGA來設計DDS系統具有很高的性能價格比。因此我們選擇方案一。方案一有没有苹果软件赚钱的 甘肃十一选五开奖结果 特变电工股票行情 福建11选5预测 上海时时乐历史开奖号码 新疆11选5推荐号 内蒙快3最大遗漏数据 山东股票配资y贝得来 深圳福彩官网首页 期货配资公司必咨金多多挂号 排列三和尾走势图